Вопросы с тегом «hdl»

Я просмотрел несколько веб-сайтов производителя ASIC, но не нашел фактического числа. Я предполагаю, что с созданием масок будет фиксированная стоимость, и тогда будет цена за единицу. Примечание: что я на самом деле не хочу делать ASIC, мне просто любопытно....

VHDL и Verilog - это HDL дня. Каковы преимущества того, кто вообще не имеет опыта работы с

У меня был некоторый опыт работы с наборами инструментов FPGA / HDL, такими как Xilinx ISE, Lattice Diamond и т. Д. Общий рабочий процесс - написание Verilog / VHDL, моделирование, тестирование, а затем программирование FPGA. Я слышал, как несколько человек говорили, что дизайн ASIC совсем другой....

Можете ли вы порекомендовать читаемую и обучающую реализацию процессора в VHDL или Verilog? Желательно что-то хорошо документированное. PS Я знаю, что могу посмотреть opencores, но мне особенно интересны вещи, на которые люди действительно смотрели и находили интересные. PS2. Извините за плохие...

Закрыто. Этот вопрос не по теме . В настоящее время не принимает ответы. Хотите улучшить этот вопрос? Обновите вопрос, чтобы он соответствовал теме обмена электротехническими пакетами. Закрыто 5 лет назад . Я заинтересован в изучении VHDL и Verilog. Мне было интересно, есть ли бесплатная IDE для...

Я построил счетчик mod-16, и результатом вывода является INTEGER (все примеры, которые я видел, использовали INTEGER). Я построил декодер с шестнадцатеричным-7-сегментным дисплеем, и его вход представляет собой STD_LOGIC_VECTOR (записал его так, потому что было легко отобразить таблицу истинности)....

Locked . Этот вопрос и его ответы заблокированы, потому что вопрос не по теме, но имеет историческое значение. В настоящее время он не принимает новые ответы или взаимодействия. Я ищу что-то, с чем я могу поиграть, но не потратить на это слишком много. Я не имею права на академическую скидку,...

Мне интересно, в чем разница между компонентом и сущностью. Я хотел бы знать, в каких случаях лучше использовать компоненты вместо сущностей. Огромное

У меня есть курс по цифровому дизайну в этом семестре, и я просто обожаю его. Теперь я знаю, что большая часть работы во встроенной системе и цифровом дизайне выполняется сначала на компьютерных симуляторах, а затем выполняется с использованием аппаратных средств. Поэтому мне было интересно, как...

В чем основное различие между RTL и HDL? Честно говоря, я искал / гуглил, но люди разделились во мнениях. Я помню одно высказывание, что HDL - это компьютерный язык, используемый для описания цифровой схемы, и когда он является синтезируемым, он считается...

Кажется, что мир решил, что std_logic(и std_logic_vector) - это способ представления битов в VHDL по умолчанию. Альтернатива будет std_ulogic, которая не решена. Это удивляет меня, потому что обычно вы не описываете шину , поэтому вам не нужны несколько драйверов и вам не нужно разрешать сигнал....

Я видел хороший вопрос для VHDL - собери систему, которая получает число и определяет, можно ли его разделить на 5 без остатка. Я пытался решить это с помощью конечного автомата (полагаю, они не хотят, чтобы вы использовали mod или rem ), и хотя у меня был первоначальный успех (числа, такие как 5,...

Я где-то читал, что плохой VHDL-код может привести к повреждению FPGA. Можно ли даже испортить FPGA с кодом VHDL? Какие условия могут вызвать это и каковы сценарии наихудшего...

Мой компилятор жалуется на предполагаемые защелки в моих комбинаторных циклах ( always @(*)в Verilog). Мне также сказали, что следует избегать предполагаемых защелок. Что именно не так с предполагаемыми защелками? Они, безусловно, облегчают написание комбинаторных...

Я должен изучить VHDL с 0, и я хотел бы иметь опцию, которая работает под ядром Linux вместо NT / Windows: какие-нибудь советы? Я также могу по достоинству оценить некоторые хорошие ссылки на хорошие ресурсы VHDL для начинающих,...

В настоящее время я занимаюсь разработкой простого процессора на VHDL с использованием Xilinx ISE и ISIM. Часть дизайна проходит замечательно хорошо, но я не могу найти способ последовательной проверки. Прямо сейчас у меня есть тестовый стенд VHDL, который я обновляю, чтобы проверить функцию, над...

Название в значительной степени подводит итог моего вопроса: существуют ли какие-либо родные среды Mac OS X для начала работы с VHDL /

Я немного сбит с толку, если я должен использовать целые числа в VHDL для синтеза сигналов и портов и т. Д. Я использую std_logic в портах верхнего уровня, но внутренне я был с помощью варьировались целые повсюду. Однако я наткнулся на несколько ссылок на людей, говорящих, что вы должны...

Я студент EE и могу писать [по крайней мере простые] программы на большем количестве языков, чем у меня есть пальцы. Я только начал изучать VHDL, и мне было интересно, каким будет хороший проект, чтобы действительно узнать язык и соответствующие инструменты? У меня возникают проблемы с его...

В каждом учебнике, который я видел, много говорится о том, что тестирование и проверка - это две разные концепции. Тем не менее, ни один из них не дает четкого (или достаточно ясного для меня, наконец) различия. Чтобы обеспечить некоторый контекст, я заинтересован в проверке проектов цифрового...