Вопросы с тегом «xilinx»

Популярный производитель FPGA (программируемых вентильных матриц) и CPLD (сложных программируемых логических устройств).

17
Как выбрать ПЛИС?

Locked . Этот вопрос и его ответы заблокированы, потому что вопрос не по теме, но имеет историческое значение. В настоящее время он не принимает новые ответы или взаимодействия. Мне нужно сделать цифровую обработку сигнала на 8 аналоговых линиях с частотой 10 кГц. Это довольно сложная задача, и я...

16
Проект для изучения VHDL

Я студент EE и могу писать [по крайней мере простые] программы на большем количестве языков, чем у меня есть пальцы. Я только начал изучать VHDL, и мне было интересно, каким будет хороший проект, чтобы действительно узнать язык и соответствующие инструменты? У меня возникают проблемы с его...

15
Список суффиксов файлов Xilinx (для ISE)

Я попросил Xilinx такой список, но у них нет полного списка. Я хочу убедиться, что все входные файлы находятся в системе контроля версий, а все выходные файлы - нет. Это с 13.1-13.2 с ISE и PlanAhead Некоторая информация, которую они предоставляют, представляет собой список выходных файлов PAR и...

14
Как работают транзисторы BJT в насыщенном состоянии?

Вот что я знаю о NPN BJT (биполярных переходных транзисторах): Ток базы-эмиттера увеличивается в HFE раз на коллекторе-эмиттере, так что Ice = Ibe * HFE Vbeэто напряжение между Base-Emitter и, как и любой диод, обычно составляет около 0,65 В. Я не помню о Vec, хотя. Если Vbeон ниже минимального...

13
Могу ли я использовать дифференциальные выводы ввода / вывода FPGA в качестве высокоскоростного компаратора?

Высокоскоростные компараторы довольно дороги, а скорость FPGA очень хороша. С другой стороны, FPGA (в моем случае: XC3S400) имеют парные дифференциальные выводы в каждом банке для сравнения их напряжений (по крайней мере, я так думаю!). У них также есть Vref для односторонних стандартов, которые...

13
Использование SVN с Xilinx Vivado?

Я только что заявил об использовании Vivado в новом проекте и хотел бы поместить файлы проекта в SVN. Кажется, Vivado создает все файлы проекта под именем проекта (скажем, proj1): /<path to the project>/proj1/ proj1.xpr proj1.srcs/ constrs_1/ new/ const1.xdc proj1.runs/ proj1.data/...

12
Дизайн прошивки ПЛИС: Насколько большой слишком большой?

У меня есть особенно большое преобразование обработки сигналов, которое нужно перенести из matlab в VHDL. Это определенно требует некоторого разделения ресурсов. Немного расчета дал мне следующее: 512 ффтов по 64 очка 41210 операций многократного добавления Учитывая, что самая большая FPGA Virtex 6...

11
FPGA, первые шаги

Ну, это продолжение моего вопроса о ПЛИС здесь . Наконец, я выбрал Digilent Atlys со FPGA Spartan 6, у меня нет опыта работы с FPGA, хотя я проделал определенную работу с микроконтроллерами. Я провел последние несколько дней, читая таблицы данных FPGA, и я думаю, что было бы неплохо начать с...

11
Как определить области дизайна ПЛИС, которые используют больше всего ресурсов и областей?

Я работаю над большим дизайном ПЛИС, и я очень близок к пределам ресурсов ПЛИС, которую я сейчас использую, Xilinx LX16 в пакете CSG225. Дизайн также почти завершен, однако на данный момент он больше не будет соответствовать FPGA. Я могу отключить детали, чтобы привести его в соответствие, однако...

11
FPGA: считать вверх или вниз?

Я учусь использовать FPGA (плата разработки Papilio, на которой установлен xilinx spartan3e, использующий vhdl). Мне нужно разделить входящий импульс на (жестко закодированное) число. Я вижу 3 варианта - примерно, как псевдокод (на примере 10 отсчетов): Инициализируйте до 0, при увеличении входного...

10
Что такое «полузащита» в ПЛИС?

В статье о радиационно-жестких ПЛИС я наткнулся на это предложение: «Другая проблема, связанная с устройствами Virtex, заключается в том, что в этих устройствах иногда используются половинные защелки. Они используются для внутренних констант, поскольку это более эффективно, чем использование...

9
Имитация простого тестового стенда с синтезированным ядром ПЗУ

Я совершенно новичок в мире FPGA и думал, что начну с очень простого проекта: 4-битного 7-сегментного декодера. Первая версия, которую я написал исключительно на VHDL (это, по сути, единый комбинаторный режим select, не требующий часов), и, похоже, он работает, но я также хотел бы...

9
Как получить дизайн ПЛИС, который определенно будет работать на реальном оборудовании

Я только начал изучать дизайн цифровой логики с помощью ПЛИС и строил много проектов. В большинстве случаев (так как я отчасти нуб), у меня есть дизайн, который идеально имитирует (поведенческое моделирование), но не синтезирует должным образом. Итак, мой вопрос: «Какие этапы проектирования я могу...

9
У моей FPGA нет ресурсов маршрутизации?

У меня есть дизайн контроллера Serial-ATA, работающий практически на любых устройствах серии Xilinx 7, за исключением устройства Artix-7, которое вызывает у меня головную боль ... Чистая конструкция (SATA 6,0 Гбит / с, тактовая частота 150 МГц) может быть реализована на моем Artix-7 200T. Если я...

8
Почему этот Verilog использует 30 макроэлементов и сотни продуктов?

У меня есть проект, который потребляет 34 макроэлемента Xilinx Coolrunner II. Я заметил, что у меня была ошибка, и отследил ее до этого: assign rlever = RL[0] ? 3'b000 : RL[1] ? 3'b001 : RL[2] ? 3'b010 : RL[3] ? 3'b011 : RL[4] ? 3'b100 : RL[5] ? 3'b101 : RL[6] ? 3'b110 : 3'b111; assign llever =...

8
Насколько быстро выполняется 64-битное умножение или деление на FPGA?

При использовании обычной FPGA, такой как Xilinx Spartan 3 или Virtex 5, сколько циклов требуется для выполнения 64-разрядного умножения или деления с плавающей запятой двойной точности? Насколько я понимаю, FPGA не имеет жесткого FPU, и вам нужно создать его, используя стандартные библиотеки IEEE...

8
Сравните реализацию простого автоматизированного проектирования на MCU против FPGA / CPLD

Я работаю с микроконтроллерами с 90-х годов, и недавно я вышел на сцену FPGA с чипами серии Spartan6 от Xilinx. Принимая во внимание простую конструкцию системы автоматизации производства с датчиками и двигателями и некоторый интеллект, чтобы связать все, на каком типе устройства я мог бы закончить...

8
FPGA Logic Gate Count

Я нашел плату FPGA, которая мне понравилась. Он использует Xilinx Spartan 6 LX45. Когда я перешел к таблице данных для серии «Спартанец 6» , в ней говорилось только о 43 661 логических ячейках. Сколько ворот это значит? Или, иначе, как бы я вычислил количество общих ворот из числа логических...