У меня проблемы с созданием относительно простой конструкции ПЛИС (для Altera Cyclone IV), соответствующей времени для логики с тактовой частотой 250 МГц. Это заставляет меня задуматься о том, как коммерческим микропроцессорам (таким как Intel Core i7) удается достичь синхронизации на тактовых...
Я работаю с микроконтроллерами с 90-х годов, и недавно я вышел на сцену FPGA с чипами серии Spartan6 от Xilinx. Принимая во внимание простую конструкцию системы автоматизации производства с датчиками и двигателями и некоторый интеллект, чтобы связать все, на каком типе устройства я мог бы закончить...
При использовании обычной FPGA, такой как Xilinx Spartan 3 или Virtex 5, сколько циклов требуется для выполнения 64-разрядного умножения или деления с плавающей запятой двойной точности? Насколько я понимаю, FPGA не имеет жесткого FPU, и вам нужно создать его, используя стандартные библиотеки IEEE...
Я нашел плату FPGA, которая мне понравилась. Он использует Xilinx Spartan 6 LX45. Когда я перешел к таблице данных для серии «Спартанец 6» , в ней говорилось только о 43 661 логических ячейках. Сколько ворот это значит? Или, иначе, как бы я вычислил количество общих ворот из числа логических...
При написании Verilog я использую различные «линтеры», которые выдают ошибки и предупреждения. Это мой симулятор (ModelSim), мой компилятор (Quartus II) вместе с линтером (Verilator). Вместе у меня есть хорошее покрытие для распространенных ошибок, таких как несоответствие размеров автобусов и...
Учитывая то, что я создал архитектуру, чтобы сделать что-то конкретное, написал, например, в VHDL. Могу ли я «сжечь» его в чипе fpga, навсегда? Или как мне это сделать, защищая интеллектуальную собственность, зная тот факт, что она может быть прочитана из последовательной...
Я знаю, что комбинация FPGA-DSP обычно используется для мощной электроники / ультразвука / МРТ / и т.д. Возможно ли программный процессор полностью заменить DSP даже на младших FPGA, таких как Spartan 3/6? Добавлено: В чем причина наличия нескольких процессоров SoftCore в одной...
Я работаю над улучшением и очисткой уже функционирующего большого дизайна FPGA с 64-битной шиной данных. Один из возникших вопросов: «Должны ли мы перевести все наши автобусы на AXI4Lite / APB, или мы должны оставить их как есть?» Некоторые из них AXI4Lite, а некоторые APB. Те, кто в команде...
Я работаю с SoC FPGA Smartfusion2 M2S010-MKR-KIT. Он предназначен для обмена некоторыми данными между SoC и ПК. По этой причине я стремлюсь использовать Ethernet. Насколько я понял, для установления правильной связи с использованием Ethernet в матрице должен быть запрограммирован интерфейс TBI,...