Этот тег относится к проблемам с синхронизацией протокола или стандарта. Он может содержать синхронизацию UART / IIC и т. Д., А также синхронизацию для привода двигателя.
В своей профессиональной жизни мне иногда приходится создавать временные диаграммы для протоколов: UART , SPI и т. Д. Однако я не могу найти ни одной хорошей программы. Какие программы можно порекомендовать для этого и каков опыт их...
Я пытаюсь создать домашний компьютер Z80 для развлечения ретро-компьютеров и научить себя основам электронного дизайна. Для подтверждения концепции, я уже собрал базовую систему на макетах в предыдущие недели. Текущий прототип чрезвычайно прост. Я использовал кристалл 4 МГц, управляемый генератором...
Так что для тех, кто не знает, теорема о расовой опасности (RHT) гласит: A x B + A 'x C = A x B + A' x C + B x C Я понимаю другую часть RHT, о задержках и тому подобном, но я не понимаю, почему приведенное выше логическое утверждение должно быть правдой, может кто-нибудь помочь мне понять...
В документации micros () указано, что возвращаемое значение всегда будет кратно 4. Есть ли способ получить микросекундный клик с более высоким разрешением, предпочтительно до уровня 1 микросекунда? Сброс до уровня AVR является...
Я создаю эти музыкальные секвенсоры . Только это не совсем секвенсор, это физический интерфейс для секвенсора. Секвенсор - это приложение, которое работает на ноутбуке, к которому подключается секвенсор, и позволяет пользователю создавать барабанные петли на лету. Это довольно весело, но для этого...
У меня есть схема синхронизатора шины для передачи широкого регистра через домены часов. Я приведу упрощенное описание, исключая логику асинхронного сброса. Данные генерируются за один час. Обновления имеют много (по крайней мере дюжину) угловых точек: PROCESS (src_clk) BEGIN IF RISING_EDGE(clock)...
Я пытаюсь отладить плату Ethernet 100 Мбит и сталкиваюсь с проблемой, которую пытаюсь решить. Это глазная диаграмма для передающей пары. Принимающая пара очень похожа. Это PHY LAN8700, и у меня фактически отключен интерфейс MII, поэтому PHY передает кодовые последовательности IDLE. Это...
В мире FPGA, что такое ложные ограничения пути для компилятора HDL? Чем они
Я новичок в fpgas, и есть некоторые тонкости синхронизации, которые я не уверен, что понимаю: если все мои синхронные процессы запускаются на одном и том же фронте, то это означает, что мои входные данные «фиксируются» на одном восходящем фронте, и мой выходы меняются на .. тот же край? следующий...
Вступление Найдя в Интернете много, иногда противоречивую или неполную информацию и в некоторых учебных классах о том, как правильно создавать временные ограничения в формате SDC , я хотел бы попросить сообщество EE помочь с некоторыми общими структурами генерации тактовых импульсов, с которыми я...
Я хотел бы знать, как построить голый асинхронный контроллер DRAM. У меня есть несколько 30-контактных модулей 1MB SIMM 70ns DRAM (1Mx9 с проверкой четности), которые я хотел бы использовать в проекте по созданию домашнего компьютера. К сожалению, для них нет таблицы данных, поэтому я перешел от...
У меня проблемы с созданием относительно простой конструкции ПЛИС (для Altera Cyclone IV), соответствующей времени для логики с тактовой частотой 250 МГц. Это заставляет меня задуматься о том, как коммерческим микропроцессорам (таким как Intel Core i7) удается достичь синхронизации на тактовых...
Я пытаюсь настроить модуль MSSP PIC18F25K22 в основной режим SPI. Я смотрю на время, и часы не остаются стабильными на протяжении всей передачи. Картинка показывает это лучше, чем слова. После отправки бита часы укорачиваются, и каждый раз не на одну и ту же величину. Я раньше не работал с SPI, но...