“SystemVerilog уникальные ограничения уникальные значения” Ответ

SystemVerilog уникальные ограничения уникальные значения

constraint unique_perm{
	   unique {perm}:
  	   foreach(perm[i])
		  perm[i] inside {[0:n]};
		  }