Мне нравится считать себя достаточно опытным в дизайне электроники, но после заключения контракта на пересмотр этой схемы я немного озадачен. Это в основном выходной каскад импульсного источника питания:
Я нарисовал красные линии, чтобы символизировать, где на самом деле течет сила. Полевой МОП-транзистор Q2 в верхнем левом углу имеет смысл (хотя базового резистора для Q3 нет, что является первой ошибкой, на которую я указал. 3,3 В от микропроцессора до 0,7 В диода с базовым эмиттером, юч!). Это просто выключатель питания P-FET.
Что страннее, но после этого - пара Q4 / Q5. Q4 - еще один транзистор с примесью Р, действующий в качестве переключателя, но сеть управляет своей базой в Q5 - и что движет Q5? Выход Q4! Это парадокс, если вы спросите меня. У меня есть две основные проблемы:
- Во-первых, в чем смысл этого? Единственное, о чем я могу думать, это предположить, что Q4 (и, следовательно, Q5) включается по умолчанию, если выход + Vout закорочен на GND, это отключает Q5, который выключает Q4, который отключает выходное напряжение от короткого замыкания напрямую чтобы сказал GND. Справедливо, если это то, для чего это - если это не так, пожалуйста, поправьте меня?
- Во-вторых, снимая моё предположение, это вообще включится? Если бы Q4 был режимом истощения P-MOSFET, я бы сказал, что да, так как он будет «включен» по умолчанию, пусть 12 В протекает в «начальном» состоянии, а затем включает Q5, пока выход + Vout не будет закорочен на GND. В данном случае, но это просто старый PNP BJT, который, если я не сумасшедший, по умолчанию отключен. Таким образом, он никогда не включится.
Спасибо. Любое понимание со стороны людей было бы замечательно, так как оно кажется небольшим удобным инструментом для предотвращения сверхтока короткого замыкания (хотя в наши дни такая защита встроена во многие микросхемы). Но мне кажется, что он не совсем правильно выполнен, и вместо этого он должен быть MOSFET в режиме истощения, чтобы, по крайней мере, он имел определенное начальное состояние.
источник
Ответы:
Поведение:
Схема защелки.
Предполагая, что начальное напряжение на C5 равно 0 В, а Q2 включен, Vbe Q5 равно 0 В и останется таким же, если какая-то другая (не показанная) часть схемы не поднимет напряжение сети + Vout, включив Q5, а затем Q4. ,
Оттуда я вижу два возможных ответа:
Это странный способ активировать вывод из другого места, который слишком сложен;
Это плохой дизайн
Я (и все комментаторы) предпочел бы вторую теорию, которая подтверждается несколькими другими элементами, такими как отсутствие базового резистора на Q3 или фильтрация по всему миру.
В заключение, проверьте на остальной части схемы что-то, что могло бы повысить boost + Vout, или другие примеры скопированных схем, которые не принадлежат.
источник