Увеличивает ли задержка цепи использование только вентилей NAND / NOR?

Я помню, как учился в школе, что можно построить любую логическую схему из одних NANDили NORворот.

Прежде всего, мне интересно, так ли это на самом деле: например, когда Intel создает ЦП, они собирают все регистры и т. Д. С использованием NAND/ NORgates, или у них есть какой-то более изощренный способ работы?

Во-вторых, мне интересно, увеличивает ли такая конструкция задержку распространения по сравнению со схемой, созданной с использованием AND/ OR/ NOTgates.

Я знаю, что при использовании PMOS/ NMOSконфигураций для построения затворов, ANDили или ORполучается как 2 этапа, в отличие от a NANDили a, NORкоторые оба только 1. Поскольку я знаю, что вы можете сделать ANDиз 2 каскадных NANDs и ORиз 2 каскадных NORs, это кажется, что задержка распространения не будет увеличиваться, пока производители используют и NANDs, и NORs.

Есть ли у кого-нибудь понимание всего этого, особенно относительно того, что действительно делается на изготовленных микросхемах?

manufacturing delay digital-logic performance llakais
источник

Ответы:

Прежде всего, мне интересно, так ли это на самом деле: например, когда Intel создает ЦП, они собирают все регистры и т. Д. С использованием NAND/ NORgates, или у них есть какой-то более изощренный способ работы?

Регистры не состоят из ворот, чаще всего они являются выделенными цепями. Их можно рассматривать как сделанные с помощью инверторов ( NOT), но только в определенной степени.

В КМОП-технологии эверлогическая схема основана на инверторе, NORа NANDвентили - это просто инверторы с несколькими входами, расположенными в умном смысле. Таким образом, инвертирующие вентили быстрее, чем неинвертирующие, которые просто инвертируют вентили с NOTвыходом на выходе.

Также в динамической логике проще каскадировать два инвертирующих блока, чем устанавливать NOTворота повсюду.

Учтите, что в некоторых случаях схема может быть составлена из отдельных блоков, поэтому может быть случай, когда выход сопряжен через один или несколько инверторов для буферизации.

И в этом есть еще одно преимущество: интеграция . Наличие небольшого количества разных затворов помогает разметить схему и унифицировать производительность. Часто библиотеки включают в себя логические блоки разного уровня сложности: транзистор, вентиль, оператор или выше.

Итак, вкратце, да, быстрые процессоры в основном используют инвертирующие вентили.

клабаккио
источник

Хорошо, я думаю, что это имеет смысл для меня. В качестве проверки - скажем, я хотел сделать базовый (например, 4-битный) сумматор, используя комбинационную логику (т.е. не связывая половину сумматоров). Буду ли я подойти к этой проблеме , пытаясь использовать только NANDи NORворот, а также некоторые из них , как это возможно? Приведет ли это почти всегда к лучшему дизайну (с точки зрения количества задержек / гейтов), чем если бы я подошел к проблеме, используя полный репертуар вентилей, а затем заменил AND/ OR/ NOTвентили их NAND/ NORэквивалентами?

Llakais

@llakais почти в любом случае, да. И по крайней мере это будет равным. Но, например, я разработал сумматор для университетского курса и сделал две вещи: во-первых, я использовал блоки сумматоров 4: 2 с полными сумматорами (блоки выигрывают!), А во-вторых, я ' Мы реализовали полный сумматор с проходными транзисторами XOR, поэтому иногда бывают разные решения.

Клабаккио

Я упомяну, что для сумматоров ячейка с полным сумматором обычно является самой быстрой, а не комбинацией ворот.

W5VO

@ W5VO хорошо полный сумматор - это, в основном, комбинация XOR и логического элемента AND ... но действительно, XOR может быть сделан хитроумно без использования базовых элементов

clabacchio

Моя склонность к CMOS - думать о базовом строительном блоке как о инверторе, которому предшествует произвольная комбинация независимых «и» и «или» вентилей без каких-либо взаимосвязей между ними; все следующие функции:

not (X and (Y or Z))
not (X or (Y and Z))
not (X and Y and Z)
not (X or Y or Z)

имеют по существу одинаковую стоимость в кремнии, хотя только последние два имеют имена. Попытка скомпоновать первые две функции с использованием некоторой комбинации вентилей NAND или NOR привела бы к чему-то, что было бы намного больше и медленнее, чем прямая реализация.

Supercat
источник