Почему MOSFET запускается Vgs, а не Vgd?

21

Внимательно посмотрим на диаграмму одного из типов MOSFET:

введите описание изображения здесь

(находится в этой заметке приложения )

Видно устройство практически симметричное. Что заставляет ворота ссылаться на источник, а не на сток?

Кроме того, почему оксид затвора ломается при 20 В, а не 20 В?

(Не домашнее задание. Просто любопытство.)

Томас О
источник
1
Я знаю, что большинство JFET действительно симметричны, как вы описываете, и не имеет значения, какой конец используется в качестве источника, а какой сток. Я не уверен, что то же самое относится и к боковым полевым МОП-транзисторам. Вертикальные МОП-транзисторы содержат паразитный диод и не будут работать должным образом при подключении «назад».
Битрекс
1
@Bitrex Правда, мощная MOS не будет работать задом наперед нормально. Но если вы можете замкнуть диод, если канал сток-исток имеет достаточно низкое сопротивление, и тогда этот канал проводит ток, а не диод. Это используется в активных мостовых выпрямителях и в других устройствах, которые требуют управляемого выпрямления. Но вы ограничены примерно 0,5 В назад, прежде чем все пойдет не так;).
Томас О
Если вы используете МОП-транзистор в качестве части синхронного выпрямителя, вы можете поместить диод Шоттки параллельно с диодом корпуса МОП-транзистора, чтобы защитить МОП-транзистор. Корпус диода обычно довольно слабый.
Майк ДеСимон

Ответы:

8

Поскольку опубликованный вами рисунок 1 относится к устройству с 4 терминалами , а не к 3 терминалам. Если вы посмотрите на схематический символ на рисунке 1, вы заметите, что основной корпус - это отдельный терминал, не подключенный к исходному терминалу. МОП-транзисторы для продажи - это почти всегда 3-контактные устройства, в которых источник и корпус соединены вместе.

Если память мне не изменяет (не уверен на 100% - кажется, это подтверждается данным раздаточным материалом ), в устройстве с 4 терминалами нет разницы между истоком и стоком, и именно напряжение затвора определяет состояние включения канала - с оговоркой, что тело должно быть самым отрицательным напряжением в цепи для устройства с N-каналом или самым положительным напряжением в цепи для устройства с P-каналом.

( edit: нашел ссылку на физику устройства MOSFET . Поведение истока-стока по-прежнему симметрично, но зависит от напряжений затвора-истока и затвора. В N-канале, если оба отрицательны, канал непроводящий. Если один больше, чем пороговое напряжение, то вы получите поведение насыщения (постоянный ток). Если оба значения выше порогового напряжения, вы получите поведение триода (постоянное сопротивление). Тело / объем / подложка все еще должны быть самыми отрицательными Напряжение в цепи, поэтому, чтобы получить обратное поведение в цепи, тело + сток необходимо было бы связать вместе.

В устройстве с каналом P эта полярность меняется на противоположную.)

Посмотрите внимательно на условные условные обозначения для полевых МОП-транзисторов с N- и P-каналами ( из Википедии ):

п-канальный р-канальный

и фигура из Википедии о функционировании MOSFET , и вы увидите связь тела с источником.

Джейсон С
источник
Даже на 4 клеммах напряжение источника затвора определяет состояние канала. Так что то, что вы написали о теле-воротах, не соответствует действительности. Источник - напряжение тела будет модулировать пороговое напряжение устройства. Например, для NMOS, если Vs выше Vb, то для включения устройства понадобятся большие Vgs (эффект тела).
мазуфикация
@mazurnification: где ваша ссылка для этого? и почему это источник-затвор, а не затвор-затвор или тело-затвор? Я пытался найти справочный материал в любом случае и не смог.
Джейсон С
1
Только что нашел эту ссылку: doe.carleton.ca/~tjs/21-mosfetop.pdf, в которой указываются поля канала на основе Vgb, а не Vgs (до тех пор, пока Vsb = 0, и в этой точке Vgs = Vgb). Так что я не собираюсь менять свой ответ, пока не увижу доказательства того, что в терминале источника есть что-то особенное. Я не удивлюсь, если эффект тела модулирующего порогового напряжения верен только в том случае, если соединение между источником и телом является фиксированным напряжением с низким импедансом, и что оно эквивалентно уравнениям, управляющим Vgb.
Джейсон С
Хорошо, нашел то, что относится к напряжениям затвор-исток и затвор-сток.
Джейсон С
Ключ VGB. Весь смысл МОП-транзистора в том, что электрическое поле, создаваемое между затвором и подложкой, нарушает баланс распределения носителей заряда, изменяя полное сопротивление канала между истоком и стоком. Тем не менее, поскольку источник и подложка, как правило, связаны друг с другом (см. Условное обозначение), Vgs совпадает с Vgb. Если вы не хотите, чтобы канал был таким же, как подложка, вы должны создать лунную структуру, которая выглядит как диод с обратным смещением от канала к подложке. Помните, что вы можете создавать структуры в микросхемах, которые невозможно реализовать в отдельных частях.
Майк Де Симоне
9

Симметричное сечение в том виде, в котором оно обычно нарисовано, не совсем соответствует фактической структуре, которая сильно асимметрична. На самом деле это выглядит примерно так:

введите описание изображения здесь

IDVGD

stevenvh
источник
Вы уверены, что это не просто вертикальный МОП? Отличается ли боковой МОП?
Томас О
@Thomas - V-MOSFET выглядит иначе: allaboutcircuits.com/vol_3/chpt_2/10.html . Во всяком случае, они являются очень asymmetical, так что даже если картина выглядит иначе, объяснение до сих пор стоит.
Stevenvh
Эта структура часто используется для дискретных МОП-транзисторов. Симметричная структура обычно используется для полевых МОП-транзисторов на интегральных микросхемах, так как они не могут совместно использовать сток.
Майк Де Симоне
да мосфет из интегральной микросхемы скорее всего будет полностью симметричным
мазернизация
@MikeDeSimone, @mazurnification - для микросхем это будет выглядеть по-другому, но я все еще не совсем уверен, что они будут симметричными.
Стивенвх
3

Работа данного полевого МОП-транзистора определяется напряжениями на их соответствующих электродах (сток, источник, затвор, корпус).

По соглашению учебников в NMOS из двух электродов, «соединенных с каналом» (между которыми в «нормальных» обстоятельствах протекает ток), один, подключенный к более низкому потенциалу, называется истоком, а другой, подключенный к более высокому, является стоком. Противоположность верна для PMOS (источник с более высоким потенциалом, сток с более низким потенциалом).

Затем с использованием этого соглашения представлены все уравнения или тексты, описывающие работу устройства. Это подразумевает, что всякий раз, когда автор текста о NMOS говорит что-то об источнике (ах) транзистора, он думает об электроде, подключенном к более низкому потенциалу.

Теперь производители устройств, скорее всего, решат вызывать контакты истока / стока в своих устройствах в зависимости от предполагаемой конфигурации, в которой MOSFET будет \ помещен в окончательную схему. Например, в выводе NMOS, обычно подключенном к более низкому потенциалу, будет называться источник.

Таким образом, это оставляет два случая:

A) Устройство MOS является симметричным - это случай для подавляющего большинства технологий, в которых изготавливаются ИС СБИС.

Б) МОП-устройство является асимметричным (пример vmos) - это касается некоторых (большинства?) Дискретных устройств питания

В случае А) - не имеет значения, какая сторона транзистора связана с более высоким / более низким потенциалом. Устройство будет работать одинаково в обоих случаях (и какой электрод назвать источником, а какой сток - просто условно).

В случае B) - это имеет значение (очевидно), какая сторона устройства связана с каким потенциалом, так как устройство оптимизировано для работы в данной конфигурации. Это будет означать, что «уравнения», описывающие работу устройства, будут отличаться в случае, если вывод, называемый «источником», подключен к более низкому напряжению, тогда по сравнению со случаем, когда он подключен к более высокому напряжению.

В вашем примере устройство, скорее всего, было спроектировано асимметричным для оптимизации определенных параметров. Напряжение торможения «затвор-исток» было снижено в качестве компромисса для лучшего контроля тока канала, когда управляющее напряжение подается между выводами, называемыми затвором и истоком.

Изменить: Поскольку есть довольно некоторые комментарии относительно симметрии Mos, здесь идет цитата из Behzad Razavi "Дизайн аналоговых интегрированных CMOS цитрусов" стр.12

котировка

mazurnification
источник
Я не уверен, как технологии моделирования изменились за эти годы, но, насколько я понимаю, примерно десять лет назад многие симуляторы по существу хотели, чтобы узлы источника и стока были помечены, чтобы определить, какой узел следует рассматривать как влияющий на другой. По сути, метка «источник» означала «причина», а «сток» означал «эффект», и цепь должна быть расположена таким образом, чтобы, если сток / эффект NFET имели путь к земле, источник / причина должен был либо иметь путь к VSS или быть "не заботиться" (аналогично для PFET и VDD). Если схема может быть проложена в соответствии с этим критерием, то ...
суперкат
... симулятор может для каждой фазы тактирования расположить все узлы в последовательности так, что каждый узел должен оцениваться только один раз, и ни один узел не будет затронут "нисходящим" узлом (до следующей фазы тактирования, которая будет иметь узлы в другом расположении). Для некоторых схем, использующих проходные ворота, потребуется поменять метки источника и стока, чтобы помочь симулятору, но в целом ограничения причинности делают практичным моделирование контуров быстрее, чем это было бы возможно в противном случае.
суперкат
@supercat - есть несколько «уровней» симуляторов. Начиная от физического (например, tcad), где каждый фактически моделирует электрические и магнитные поля, затем от электрического (все как SPICE) до функционального (verilog, vhdl, verilogA и т. Д.). Все они были очень продвинуты 10 лет назад. Тот, который вы упомянули, выглядит как функциональный «симулятор, управляемый событиями» (как verilog-1), но я не видел такой техники, применяемой к реальным транзисторам (ну, может быть, в так называемой «быстрой специи»). Дело в том, что электрический (специя) может легко справиться с симметрией
Mosfet
Конечно, возможно моделировать схемы, где причины и следствия не образуют ориентированный ациклический граф, и увеличение вычислительной мощности в течение последних десяти лет сделало полное моделирование практичным для больших проектов, чем это было возможно десять лет назад. Однако я не удивлюсь, если схемы, которые могут быть сопоставлены с причинно-следственной связью, будут, однако, подстраиваться под более быстрое моделирование, чем те, которые не могут, или если информировать симулятор о том, что определенный транзистор следует вызывать только для передачи тока в Одно направление может помочь поймать ошибки ...
Суперкат
... где это заканчивается, передавая ток в другую сторону. Конечно, со статической логикой такие проблемы обычно вызывают короткое замыкание VDD-VSS, но в динамической логике это может вызывать проблемы без короткого замыкания VDD-VSS. Не уверен, сколько динамической логики все еще используется вне DRAM, хотя (не так ли?) Моя главная мысль заключалась в том, что маркировка источника и стока как привычка принесла бы пользу по крайней мере некоторым симуляторам.
суперкат
0

Для полевого МОП-транзистора требуются две вещи: носители заряда в канале и градиент напряжения между истоком и стоком. Итак, у нас есть трехмерное пространство поведения, на которое можно посмотреть. Характеристика стока-источника выглядит примерно так: введите описание изображения здесь

Давайте предположим, что у нас есть транзистор nmos, а объем и источник находятся на 0 В. Давайте также установим высокое напряжение стока, скажем, 5В. Если мы подместим напряжение на затворе, мы получим что-то похожее на это:

насыпной

Для того, чтобы в канале было значительное количество носителей заряда, нам нужна область истощения, соединяющая исток и сток, а также нам нужно вытащить группу носителей из источника. Если источник и затвор имеют одинаковое напряжение, это означает, что большая часть канала также, по существу, имеет такое же напряжение, что и источник, и носители должны рассеиваться большую часть пути через транзистор, прежде чем они могут «упасть» в сток. Если напряжение затвор-источник достаточно высокое, градиент напряжения будет более значительным вблизи источника, и несущие будут втянуты в канал, что позволит увеличить заполнение.

афайя
источник
Это объясняет теорию работы MOSFET, но ничего не говорит о возможной симметрии и не отвечает на вопрос Томаса, взаимозаменяемы ли источник и сток.
Stevenvh
0

Мои 2 цента стоят: по сравнению с биполярными, я знаю, что вы можете поменять местами C и E, и он все еще работает, но с более низким hFE и различными номинальными напряжениями: VBE обычно составляет максимум около 5-7 В; VCB такой же, как VCE или более (см., Например, таблицу BC556 от Fairchild, в которой указан VCBO, который даже выше, чем VCEO). Физически существует (большая) разница между C и E (размер, форма и / или легирование), что объясняет асимметрию на рисунках. И я видел это в лаборатории. Время от времени случается так, что кто-то случайно меняет C и E и удивляется, что это все еще работает, но не очень хорошо.

Было бы интересно, если бы кто-то получил график ID (и RDSon) против VGD для (мощного N-канального MOSFET. В настоящее время у него нет лабораторного доступа.

Дэвид С
источник