Есть ли ПЛИС, которая могла бы «подцепить» себя при необходимости?

Например, если имеется много операций с плавающей запятой, он может «перемонтировать» область некоторых своих целочисленных единиц для обработки инструкций с плавающей запятой, и наоборот. Или, если не слишком много вычислений, но есть много потребностей ввода / вывода, он мог бы распараллелить свой ввод / вывод.

Как я знаю, FPGA загружают свой код HDL при загрузке, но мне кажется, что это не так уж и невозможно, чтобы сделать возможным частичную перезагрузку различных частей большего HDL при необходимости.

Такая ПЛИС уже существует?

Кажется, что такие (Xilinx) FPGA уже существуют. https://en.wikipedia.org/wiki/Reconfigurable_computing#Partial_re-configuration

При частичной реконфигурации одна часть FPGA продолжает работать, в то время как другая часть реконфигурируется.