Как реализовать следующую функцию, используя только 2: 1 MUX?

У меня возникают трудности с пониманием того, как реализовать булевы функции, особенно учитывая, что я могу использовать только муксы 2: 1 и переменную D в качестве остаточной переменной.

Функция выглядит следующим образом:

F (A, В, С, D, Е) знак равно Σ (6, 7, 12, 13, 14, 15, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31)

$F(A, B, C, D, E) = \sum ( 6, 7, 12, 13, 14, 15, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31)$

Я создал таблицу истинности и, используя карту Карно, я свел эту функцию к минимуму:

F (A, В, С, D, Е) знак равно A В + В С + С D \bar{Е} + С D Е

$F(A, B, C, D, E) = AB + BC + CD \bar{E} + CDE$

Мне также удалось спроектировать MUX 16: 1 с A, B, C и E в качестве селектора и D в качестве остаточной переменной.

Я понимаю, как работает мультиплексор, и я полностью способен вывести таблицу истинности из существующей реализации, но я просто не понимаю, как взять таблицу истинности, карту Карно и свернутую функцию SOP и реализовать функцию, используя только 2: 1 MUX и D как остаточная переменная.

Я не обязательно прошу прямой ответ, хотя было бы приятно видеть. Меня больше интересует объяснение, алгоритм или что-нибудь еще, что может помочь мне придумать реализацию самостоятельно.

Я хочу иметь возможность визуализировать связь между функцией и реализацией, а не просто научиться реализовывать ее наизусть, не понимая, почему это так.

Спасибо за ваше время!

Изменить: Хотя я понял принятый ответ, и это правильный ответ, мне было необходимо использовать только следующие входные данные для строк данных моих мультиплексоров 2: 1: логика 0, логика 1 и переменная D. Переменные A, B, C следует использовать только в качестве селекторных линий.

Я создал карту ВК для F (A, B, C, D) = AB + BC + CD, а затем использовал эту карту для получения карты ВК для F (A, B, C), как показано ниже.

Изменить: для карты справа значение для ABC = 000 должно быть 0, а не 1. Ошибка, которую я сделал, когда скопировал таблицу из моей записной книжки в Excel.

После этого я создал следующую реализацию mux:

Дизайн мультиплексора был взят из книги по электронике. Реализация, хотя и не очень эффективная, работает. Я рассчитал выходной сигнал мультиплексоров, используя формулу M (X, Y, Z) = XZ '+ YZ, а выход самого правого мультиплексора:

M U Икс 7 знак равно A В \bar{С} + D \bar{В} С + В С

$MUX7 = AB\bar{C} + D\bar{B}C + BC$

Используя еще одну карту Карно, вышеприведенное упрощается до AB + BC + CD, что является функцией, которую мне нужно было реализовать.

Сам дизайн MUX позаимствован из книги по электронике. В книге входные данные самого левого уровня MUX были пронумерованы, как видно на моей диаграмме, а метки представляют собой десятичный эквивалент ячеек F (A, B, C) -карты VK. Если вы посмотрите, например, на ячейку 101 (двоичная для 5), то значение в этой ячейке является входом для соответственно помеченного входа MUX в реализации, в данном случае «D».

Кто-нибудь может подсказать, почему строки ввода данных помечены в определенном порядке (0, 4, 2, 6, 1, 5, 3, 7)?

multiplexer logic-gates decoder boolean-algebra user1969903
источник

не уменьшает ли F (A, B, C, D, E) до A (B + C) + CD?

Тони Стюарт Sunnyskyguy EE75

для A = msb, F = 00110 + 00111 + 011xx + 10110 до 11111 - это как вы начали?

Тони Стюарт Sunnyskyguy EE75

Спасибо, что нашли время, чтобы прочитать мой вопрос. Это может очень хорошо привести к этому. Я не использовал алгебру для минимизации функции, только карту Карно. В любом случае, сама функция не так важна, как конечная цель вопроса. Технически меня интересует сама реализация, независимо от того, как выглядит функция.

user1969903

Уменьшается

Ответы:

Это не слишком сложно, я думаю, если вы правильно разработали уравнение, которое вы хотели (я предполагаю, что вы все сделали правильно). Начнем с рассмотрения уравнения для 2-входного MUX:

\begin{aligned} M_{2} (A, В, S) & знак равно A \cdot \bar{S} + В \cdot S \end{aligned}

$\begin{align*} M_2(A,B,S) &= A\cdot \bar{S} + B\cdot S \end{align*}$

Из этого вы можете получить некоторые полезные результаты:

\begin{aligned} M_{2} (0, Икс, Y) & знак равно Икс \cdot Y \\ M_{2} (Икс, 0, Y) & знак равно Икс \cdot \bar{Y} \\ M_{2} (Икс, Y, 0) & знак равно Икс \\ M_{2} (1, Икс, Y) & знак равно Икс + \bar{Y} \\ M_{2} (Икс, 1, Y) & знак равно Икс + Y \\ M_{2} (Икс, Y, 1) & знак равно Y \\ M_{2} (Икс, Y, Икс) & знак равно Икс \cdot Y \\ M_{2} (Икс, Y, Y) & знак равно Икс + Y \\ M_{2} (0, 0, Икс) & знак равно 0 \\ M_{2} (0, 1, Икс) & знак равно Икс \\ M_{2} (1, 0, Икс) & знак равно \bar{Икс} \\ M_{2} (1, 1, Икс) & знак равно 1 \end{aligned}

$\begin{align*} M_2(0,x,y) &= x\cdot y \\ M_2(x,0,y) &= x\cdot\bar{y} \\ M_2(x,y,0) &= x \\ M_2(1,x,y) &= x + \bar{y} \\ M_2(x,1,y) &= x + y \\ M_2(x,y,1) &= y \\ M_2(x,y,x) &= x\cdot y \\ M_2(x,y,y) &= x + y \\ M_2(0,0,x) &= 0 \\ M_2(0,1,x) &= x \\ M_2(1,0,x) &= \bar{x} \\ M_2(1,1,x) &= 1 \end{align*}$

Отсюда следует, что:

\begin{aligned} F & знак равно A В + В С + С D \\ Икс & знак равно A В знак равно M_{2} (A, В, A) \\ Y & знак равно В С знак равно M_{2} (В, С, В) \\ Z & знак равно С D знак равно M_{2} (С, D, С) \\ ∴ F & знак равно Икс + Y + Z \\ F & знак равно M_{2} (M_{2} (Икс, Y, Y), Z, Z) \end{aligned}

$\begin{align*} F &= A B + B C + C D \\ x &= A B = M_2(A,B,A) \\ y &= B C = M_2(B,C,B) \\ z &= C D = M_2(C,D,C) \\ \therefore F &= x + y + z \\ F &= M_2(M_2(x,y,y),z,z) \end{align*}$

Короче, вам понадобится (5) 2-в муксах:

схематический

^{смоделировать эту схему - схема, созданная с использованием CircuitLab}

Там также есть хорошая симметрия. Заметили это?

ДОБАВЛЕНО: Вы спрашивали о возможности использовать только 0, 1 или D в качестве источника ввода данных мультиплексора. Под этим я предполагаю, что вы имеете в виду, что все A, B, C и D могут использоваться как селекторы мультиплексирования. (В противном случае я не думаю, что результат может быть достигнут.) Таким образом, это просто означает, что вам нужно использовать некоторые другие полезные результаты, которые я упоминал ранее. Простейшей идеей было бы просто добавить еще три 2-в мультиплексора:

схематический

^{смоделировать эту схему}

Я не уверен, есть ли способ оптимизировать его дальше. Я не изучил все возможности.

ИЗМЕНИТЬ СНОВА: Да! Используя недавно добавленное решение OP, следующие два просто вытекают. Левый отвечает на свою первую часть вопроса, правый отвечает на вторую часть.

схематический

^{смоделировать эту схему}

ИЗМЕНИТЬ СНОВА СНОВА: заказ не сложен. Это просто назначение букв, где они принадлежат. Автор принял (A) как старший бит трехбитового двоичного значения, поэтому он представляет либо $0\cdot 2^2=0$ или $1\cdot 2^2=4$ ; принял (B), чтобы быть средним битом трехразрядного двоичного значения, поэтому он представляет либо $0\cdot 2^1=0$ или $1\cdot 2^1=2$ ; и принял (C) как младший бит трехразрядного двоичного значения, поэтому он представляет либо $0\cdot 2^0=0$ или $1\cdot 2^0=1$ , Разнообразие разных точек зрения будет одинаково хорошо работать. Но это тот, который они, кажется, выбрали.

Таким образом, они теперь начали с первого (левого) уровня, выложили (4) мультиплексоры, контролируемые (A), и остались мысленно удобными, указав эти мультиплексоры как ABC = "x00", ABC = "x01", ABC = "x10" и для нижнего ABC = "x11".

Теперь, поскольку для верхнего, ABC = "x00", это означает, что он принимает либо "000" = 0, либо "100" = 4. Таким образом, для ввода «0» этого мультиплексора (mux1) они посмотрели в таблицу для ABC = «000» = 0 и поместили запись таблицы в свой ввод «0». Для ввода «1» этого мультиплексора они посмотрели в таблицу для ABC = «100» = 4 и поместили эту запись таблицы в свой ввод «1». (Эта таблица выглядит неправильно, так как в этом поле их значение должно быть 0, что подтверждается просмотром более ранних расширенных столбцов.)

Следующий мультиплекс вниз (mux2) предназначен для ABC = "x10" и поэтому используется ABC = "010" = 2 и ABC = "110" = 6; следующий мультиплекс вниз (mux3) предназначен для ABC = "x01" и, следовательно, используется ABC = "001" = 1 и ABC = "101" = 5; и, наконец, последнее подавление мультиплексора (mux4) предназначено для ABC = "x11" и поэтому используется ABC = "011" = 3 и ABC = "111" = 7.

Как mux1 (ABC = "x00"), так и mux2 (ABC = "x10") совместно подаются на mux5. Здесь вы можете видеть, что B - это разница между ними, 0 или 1, поэтому они и подключили их здесь. Выходной сигнал mux5 будет ABC = "xy0", где первые два бита уже были декодированы, и остается только декодировать ситуацию C = 0. Таким образом, выход mux5 поступает на вход «0» mux7. Аналогично, mux3 (ABC = "x01") и mux4 (ABC = "x11") совместно подают на mux6. B снова является вариацией, которую выбирает mux6. Выходной сигнал mux6 всегда связан со случаем C = 1, который подается на вход «1» mux7.

Осталось только, чтобы mux7 выбрал C = 0 и C = 1.

Йонк
источник

Я признаю, что никогда не думал об использовании формул для мукса, чтобы направлять меня. Иногда я могу быть немного невежественным.

user1969903

@ user1969903: Это просто вопрос о том, чтобы позволить вашему разуму немного побродить. Не смущайтесь. Просто сядь и поиграй. Вы можете найти что-то интересное. Открытие само по себе самое интересное. Что, конечно, почему я здесь и отвечаю. Я тоже кое-чему научился из твоей проблемы, и я наслаждался ощущением от игры с этим. Просто научись идти с этим, сам. Думайте об этом как о головоломке, которую вы хотите решить. (Если вам не

нравятся

Изучив ваш ответ, я нашел время, чтобы вывести формулу для И и ИЛИ с помощью мультиплексора и сам реализовал эту функцию. Я был рад видеть, что это было в точности как то, что вы опубликовали, но перевернуло вверх дном (я подключил последние 2 входа наоборот, но это все еще правильно). Если вы хотите поиграть с этим немного дальше, мне теперь нужно снова реализовать функцию только с мультиплексором 2: 1, но на этот раз мне не разрешено использовать A, B, C или E в качестве входных данных для любой строки данных для любого муксов. Единственными входными данными, которые я могу использовать, являются логика 0, логика 1 и D.

user1969903

@ user1969903: Вероятно, следует либо добавить это к вашему текущему вопросу (чтобы ответ от меня имел больше смысла), либо создать новый вопрос. Сейчас я добавлю еще несколько условий M (), которые не повредят.

января

Ну, на самом деле я понял это, но я не уверен, как бы я поделился этим здесь. Завтра, после того, как я закончу работу, я отредактирую исходный вопрос и добавлю свою версию реализации, чтобы все могли ее увидеть, а также исправить, если она неправильная.

user1969903

Мультиплексор 2: 1 содержит инвертор, два вентиля И и вентиль ИЛИ. При наличии соответствующей проводки вы можете использовать ее в качестве логического элемента И, логического элемента ИЛИ, инвертора и некоторых других функций. Фактически, определенные семейства FPGA полностью основаны на этой концепции.

Этого должно быть достаточно, чтобы вы могли реализовать любую произвольную функцию, используя муксы 2: 1.

Дэйв Твид
источник

Мультиплексор с двумя входами имеет три входа (a, b и select). Подумайте, к чему это приводит, когда вы выбираете любые два из них, и жестко подключите другой к «0» или «1». Подумайте, что происходит, когда вы выбираете любые два из них, и подключите третий к любому из них. По сути, существует множество способов вывести эти три входных пространства в два входных пространства.

Не делая ничего почти такого фантастического, вы просто должны понять, что мультиплексор позволяет вам явно установить выходное значение для строк таблицы истинности, которые соответствуют декодированным входам выбора. Таким образом, с четырьмя входными мультиплексорами (и, следовательно, двумя битами выбора), вы можете представить любые 2 булевых функции входа, просто жестко подключив входы соответствующим образом.

Кроме того, должно быть ясно, что вы можете создать мультиплексор 4: 1 из трех мультиплексоров 2: 1, мультиплексор 8: 1 из семи мультиплексоров 2: 1 и т. Д. В-четвертых, создав топологию дерева и подключив выборки соответствующим образом. Просто положите достаточное количество мультиплексоров 2: 1, чтобы получить нужное количество входов, затем попарно распределяйте выходы в мультиплексоры 2: 1 ниже по потоку, пока не доберетесь до одного выхода, и подумайте, как подключить выбранные входы.

Вы можете избавиться от скрытой переменной, потому что у вас есть только 16 минут, хотя у вас есть таблица истинности из 32 строк, и они сгруппированы таким образом, что целые поддеревья игнорируются.

vicatcu
источник