Чипы DRAM очень плотно упакованы. Исследования показали, что соседние биты могут быть выброшены случайным образом. Какова вероятность случайного запуска ошибки в микросхеме DRAM серверного уровня с ECC (в статье CMU-Intel приводится, например, число 9,4x10 ^ -14 для неизвестного чипа за один сбой...