Хорошо, это, вероятно, основной вопрос, но я понимаю, как работают защелки SR, за исключением одной вещи.
На входах R и S вы можете сделать их 0 или 1 ..... но как насчет входных линий рядом с ними (которые зависят от выхода R или вентиля или S или вентиля) ...... чем занимаются те "Старт".
Я предполагаю, что это ноль ..... но с самым первым тактовым сигналом (To R или S) .... он еще не получил выходную линию от другого ИЛИ вентиля ... так как он может получить первый вывод.
Например, давайте притворимся, что первый тактовый сигнал имеет вид R = 1 и S = 0 .... как насчет входной линии R или вентилей рядом с ним (которая зависит от выхода вентилей S OR) ..... как это можно получить по первому «входному» сигналу. Это меня смущает?
Мы просто предполагаем, что это ноль или что?
редактировать: так как вопрос сбивает с толку, строка ввода ВПРАВО под R (они оба идут в верхние ИЛИ ворота, я говорю о том, что прямо под ним). Поскольку он зависит от выхода S .... если это первый сигнал "Clock" ... на что он будет установлен? Нуль? Поскольку очевидно, что он должен ждать вывода S, прежде чем он может быть фактически установлен на что-либо ... но первоначально, что это считается.
В том-то и дело с устройствами памяти, как триггеры - их нужно инициализировать. Вы не можете ничего предположить о состоянии запуска. Если это важно для функциональности вашей схемы, ваша подпрограмма должна включать один из входов, чтобы гарантировать известное состояние.
источник