Зачем чип Intel 8080 разрушаться, если +12 В подключено до -5 В?

27

Intel 8080 - это классический микропроцессор, выпущенный в 1974 году, изготовленный с использованием процесса NMOS в расширенном режиме, и демонстрирующий различные уникальные характеристики, связанные с этим процессом, такие как требование двухфазного тактового генератора и трех силовых шин: -5 В, +5 В и +12 В.

В описании силового контакта из Википедии написано

Контакт 2: GND (V SS ) - Земля

Вывод 11: -5 В (V BB ) - источник питания -5 В. Это должен быть первый подключенный источник питания и последний отключенный, иначе процессор будет поврежден.

Контакт 20: +5 В (V CC ) - источник питания + 5 В.

Контакт 28: +12 В (V DD ) - источник питания +12 В. Это должен быть последний подключенный и первый отключенный источник питания.

Я дал перекрестные ссылки на исходную таблицу , но информация немного противоречива.

Абсолютный максимум :

V CC (+5 В), V DD (+12 В) и V SS (GND) относительно V BB (-5 В): от -0,3 В до +20 В.

Даже если V BB равен 0 В, когда он не подключен, V DD будет равен +17 В, и он не должен превышать абсолютный максимум. Является ли первоначальное утверждение в Википедии уничтожением микросхемы Intel 8080, если +12 В подключено до -5 В, правильно?

Если это правильно, каков точный механизм отказа, если я сделаю это? Зачем чип разрушаться, если сначала подается +12 В без -5 В? Я подозреваю, что это как-то связано с процессом NMOS в режиме улучшения, но я не знаю, как работают полупроводники.

Не могли бы вы объяснить, как источник питания реализован внутри Intel 8080? Существовала ли проблема среди других чипов той же эпохи, построенных с использованием аналогичного процесса?

Кроме того, если мне нужно спроектировать блок питания для Intel 8080, скажем, с использованием трех регуляторов напряжения, как я могу предотвратить повреждение микросхемы, если шина +12 В повышается до -5 В?

比尔 盖子
источник
1
Раньше мы просто игнорировали рекомендации Intel относительно последовательности блоков питания. См IMSAI MPU-А схема для сколько молодой и глупый может сойти с рук.
Дан1138,
2
Если я когда-либо видел примечание по применению Intel по этому поводу, то это было более 40 лет назад. Как вы можете видеть, дизайнеры того времени этого не делали. Нет разумной ситуации, которую можно было бы использовать в новом дизайне Intel 8080A. Будьте более откровенны в своем заявлении. Поверни поисковик до одиннадцати, Google - твой друг.
Дан1138,
7
@ Dan1138 Цель состоит в том, чтобы понять, как это работает, а не использовать его в новом дизайне. В любом случае, спасибо за подсказку, кажется, что временное нарушение правильной последовательности не оказалось проблемой на практике ... Я попробую копать Bitsavers и archive.org, надеюсь, я найду несколько связанных материалов и сам отвечу на них, и обновить цитату из Википедии ...
Sep 盖子
1
В то время я использую системы Intel Intellec для разработки микрокомпьютеров (MDS) на основе плат, основанных на спецификациях Intel Multibus для карт и шин. Платы ЦП не предусматривают последовательность запуска питания для чипа 8080A, поэтому спецификация шины должна соответствовать последовательности включения питания. Я точно знаю, что в домашних комплектах компьютерных систем (Altair, IMSAI и т. Д.) Того времени не было последовательности главной силовой шины.
Дан1138,
3
Имейте в виду, что «не подключен», безусловно, не то же самое, что «0V». В любой интегральной схеме вы хотите, чтобы Bulk был привязан к источнику с низким импедансом, чтобы избежать защелкивания, которое может полностью разрушить ваш чип! Особенно эта ранняя конструкция, где основная часть, по-видимому, подключена к источнику напряжения, отличному от источника / стока, подвержена сбоям. Скорее всего, вы не найдете ничего подобного в современных массовых проектах (FDSOI не фиксируется).
michi7x7

Ответы:

8

В процессе, используемом для 8080, +12 обеспечивало первичное напряжение для логики, +5 подавало напряжение для логики выводов ввода / вывода (которая должна была быть TTL-совместимой, поэтому ограничивалась сигналами 0 -> 5 В) и - 5 был подключен к подложке. Последнее напряжение гарантировало, что все активные устройства на ИС оставались изолированными, поддерживая обратное смещение на PN переходах, которые отделяли их от общей кремниевой подложки.

Если какой-либо сигнал ввода / вывода станет «ниже» напряжения подложки, он может потенциально привести изолирующий контакт в состояние защелки, подобное SCR, в результате чего постоянный высокий ток может разрушить устройство. Требуемая последовательность включения и выключения трех напряжений питания была предназначена для минимизации этого риска.

Как правильно указывал предыдущий ответ, на практике разработчики систем выполняли это требование быстро и свободно. По сути, самым важным было питание остальной системной логики тем же источником питания +5, который приводил в действие процессор, так чтобы минимальные напряжения, подаваемые на входные контакты процессора, никогда не были больше, чем питание процессора «+5», или ниже, чем питание ЦП «-5», и для обеспечения того, чтобы источник питания «+12» всегда был равен или больше, чем источник питания «+5». Между этими напряжениями иногда соединялся силовой диод Шоттки, чтобы поддерживать это отношения, например, во время отключения питания.

Как правило, значения крышки электролитического фильтра для трех источников питания выбирались таким образом, чтобы -5 и +12 увеличивались довольно быстро, а +5 отставали немного позже.

Усовершенствования процесса MOS позволили использовать более поздние конструкции ИС только на +5, и, если требовалось отрицательное напряжение подложки, оно генерировалось на кристалле с помощью небольшой схемы подкачки заряда. (например, 2516 EPROM против 2508, 8085 процессоров против 8080.)

Милан
источник
38

У меня нет для вас полного ответа, но 8080 был одним из первых чипов Intel, который использовал процесс NMOS, а не процессором PMOS 4004, 4040 и 8008 чипов. В NMOS подложка должна быть самой отрицательной точкой во всей цепи, чтобы обеспечить правильное обратное смещение изолирующих соединений других элементов схемы.

Итак, я подозреваю, что источник -5 В, помимо прочего, связан непосредственно с подложкой, и если другие напряжения подаются без присутствия этого смещения, через микросхему возникают всевозможные непреднамеренные пути проводимости, многие из которых могут привести к запереть и самоуничтожиться.

Чтобы ответить на ваш последний вопрос, если ваш источник питания не имеет правильной последовательности, то вам нужен отдельный секвенсор - схема, которая сама требует наличия напряжения -5 В, прежде чем оно позволит другим напряжениям достигать микросхемы.


Чтобы повторить некоторые комментарии по вашему вопросу, я не припоминаю какой-либо особой тщательности в современных системах 8080-х годов.

Однако такие системы обычно строились с четырьмя источниками питания, или, точнее, с двумя парами источников питания: ± 5 В и ± 12 В (-12 В использовались бы в любых последовательных интерфейсах), каждая из которых приводилась в действие от обмотки трансформатора и мостового выпрямителя. , Было бы естественно, чтобы источники питания 5 В появлялись раньше, чем источники питания 12 В, а из этих двух -5 В было бы быстрее, чем + 5 В, будучи гораздо менее нагруженным.

Таким образом (опять же, я предполагаю), источники питания либо «просто работали» с точки зрения последовательности, либо опасность была на самом деле не такой серьезной, как бы поверили авторы таблиц.

Дэйв Твид
источник
2
Я не видел ваш ответ (Firefox не выделил его) и уже писал комментарий о субстрате. Я уверен, что вы правы в отношении того, почему источник -5 В должен был подойти как первое низкоимпедансное напряжение. pMOS использовался ранее, потому что + заряды в оксиде уменьшают Vth, и nMOS, таким образом, был катастрофой из-за проблем с примесями. Таким образом, они наконец научились делать nMOS, поскольку чистота наконец достигла новых порогов. (Это было как раз перед успехами CMOS.) Исследования показали, что самой большой проблемой было загрязнение натрием, хотя калий и литий были меньшими проблемами. +1!
Йонк
«Я подозреваю, что напряжение -5 В, помимо прочего, связано непосредственно с подложкой». Я думаю ты прав. Сильным намеком на это является ссылка, цитируемая OP, где шина -5V помечена как VBB, где «B», скорее всего, означает «тело», то есть подложку транзисторов NMOS.
Лоренцо Донати поддерживает Монику
10

если мне нужно спроектировать блок питания для Intel 8080, скажем, с использованием трех регуляторов напряжения, как я могу предотвратить повреждение микросхемы, если шина + 12 В увеличивается до -5?

С небольшой осторожностью вы сможете избежать этой ситуации. Процессор потребляет очень мало тока при -5В, поэтому с конденсатором фильтра увеличенного размера он, естественно, быстро поднимается и медленно падает.

+ 12 В может быть повышено медленнее, благодаря более низкому нерегулируемому напряжению, которое обеспечивает меньший «запас» и меньшую емкость по сравнению с потребляемым током, чтобы оно падало быстрее. Прокачной резистор обеспечит достаточно быстрое падение напряжения даже при низкой нагрузке.

Я смоделировал блок питания в Альтаире 8800 . Все напряжения питания росли в значительной степени вместе в течение 4 мс после включения. При выключении напряжение питания + 12 В сначала упало, а затем питание + 5 В, а затем питание -5 В.

Вот первый цикл питания при включении: -

введите описание изображения здесь

А вот выключение после 60 циклов питания:

введите описание изображения здесь

Схема -5 В Альтаира выглядит следующим образом:

схематический

смоделировать эту схему - схема, созданная с использованием CircuitLab

Сочетание высокого нерегулируемого постоянного напряжения (относительно 5 В), большой емкости фильтра и легкой нагрузки обеспечивает быстрое время нарастания и медленное время спада.

Источник питания Altair + 12 В имеет аналогичную схему, но напряжение 12 В не намного меньше 16 В, поэтому напряжение падает ниже 12 В быстрее (также благодаря более высокому потреблению тока от источника + 12 В).

Брюс Эбботт
источник