Вы используете VHDL в настоящее время?

Я студент электротехники, и я изучаю язык описания оборудования, известный как VHDL. Я искал его в Google, искал IDE (я на Mac), но этот язык кажется довольно мертвым.

Итак, вот мой вопрос: в моей будущей работе в качестве инженера-электрика VHDL будет полезен для меня? Вы используете это?

ОБНОВЛЕНИЕ: Спасибо всем за ответы, я был явно не прав с моим первым впечатлением.

Я использую ТОЛЬКО VHDL. Это далеко от мертвых. Пару лет назад казалось, что 50/50 разделено между людьми, использующими VHDL или Verilog (анекдотические данные в лучшем случае), но я сомневаюсь, что с тех пор ситуация сильно изменилась.

Самая последняя версия VHDL - это «VHDL-2008», которая в стандартных языковых терминах была только вчера.

Если вы планируете работать с программируемой логикой (например, FPGA, а не MCU), VHDL и Verilog - это два языка, которые вам нужно знать. Будучи студентом, вам, вероятно, придется выучить оба, использовать оба и пройти тестирование в обоих. Это было, конечно, для меня (и я только прошел несколько курсов по дизайну ASIC), хотя это было давно.

Скорее всего, VHDL или Verilog будет предпочтительнее для вас. У меня есть личное предпочтение Verilog, но знание обоих помогает.

Будучи будущим инженером, вы можете примерно удвоить шансы получить хорошую работу по проектированию с использованием FPGA (и аналогичных технологий), если сможете использовать как Verilog, так и VHDL.

Вы должны попытаться сделать выбор настолько неуместным (для вас), насколько это возможно, за исключением личных предпочтений. Язык - это всего лишь средство достижения цели, а не самоцель. Считай, что тебе повезло, что есть только два больших ЛПВП. Если бы вы были специалистом по информатике, вам бы пришлось выучить дюжину совершенно разных семейств языков программирования, а также выучить новый за несколько часов и понять его идиому за несколько дней.

Помимо: языки программирования (используемые для управления работой машин Тьюринга) и языки описания аппаратных средств (используемые для управления конфигурацией аппаратных средств) - это совершенно разные вещи, хотя большинство HDL имеют структуры, которые либо делают их похожими на языки программирования, либо делают их программированием языки тоже . Если это сбивает с толку, просто примите, что вы не можете написать операционную систему компьютера на VHDL, так же, как вы не можете описать процессор RISC на C.

VHDL очень не мертвый язык. Ваша проблема в том, что вы искали инструменты для программирования на VHDL в Mac OS X. К сожалению, вариантов приличного программирования HDL (Verilog или VHDL) на Mac очень мало. Единственный реальный вариант, о котором я знаю (где real - довольно гибкое прилагательное), это Icarus Verilog Simulator .

Другой реальный вариант, который я выбрал, - это Boot Camp на вашем Mac и подобрать инструменты для Windows или Linux.

Да, я использую VHDL ежедневно. И C ++, C, Matlab, Python . Реже я также использую TCL, Perl, Makefiles, Bash-скрипты и даже CMD-скрипты (аааа!)

VHDL определенно не умер. Он конкурирует с языком Verilog (или, точнее, с Suilor Verilog, SystemVerilog).

Я понимаю, что по какой-то причине VHDL исторически был более распространенным языком для проектирования ПЛИС, и наоборот для проектирования ASIC.

Языки синтетически довольно различны, но достаточно похожи друг на друга, что для целей проектирования они почти взаимозаменяемы. Как таковой, он в основном зависит от организации, которая используется.

Теперь по сравнению с языками программирования (VHDL и Verilog - это HDL (Языки описания оборудования), а не языки программирования), существует не так много полезных бесплатных инструментов. Лучшими инструментами обычно являются дорогие коммерческие продукты (хотя они часто предлагают бесплатные академические лицензии).

Я использовал VHDL, потому что это то, чему меня учили в школе. Сейчас я использую Verilog просто потому, что это единственный язык, который поддерживают большинство инструментов FPGA / HDL с открытым исходным кодом, такие как YOSYS, IceStorm, PrjTrellis и т. Д. У меня есть Mac, поэтому я должен использовать программисты и компиляторы FPGA с открытым исходным кодом, поскольку ни Xilinx, ни Altera, ни Lattice выпускает свои инструменты для OS X. Можно было бы использовать Wine, но я обнаружил, что инструменты с открытым исходным кодом работают на порядок быстрее (не говоря уже о том, что они бесплатны).

Наконец, самое большое обоснование для использования Verilog - это инструмент Verilator. Verilator позволяет вам скомпилировать verilog в C-код и буквально создать экземпляр оборудования на вашем компьютере, который может взаимодействовать с другими библиотеками. Я занимаюсь проектированием Convolutional Network в HDL, так что это означает, что я могу передать данные Python в мою виртуальную FPGA и получить изображение обратно. Я даже слышал о сумасшедших вещах, когда создатель ZipCPU загружал и взаимодействовал с потоками данных на своей виртуальной ПЛИС. Verilator, к сожалению, поддерживает только verilog - но это то, что есть.

Помимо всего этого, мой профессор по встраиваемым системам сказал, что VHDL исторически был популярен для образования и государственного использования, потому что это был открытый стандарт с самого начала. Оставаясь закрытым в течение примерно 10 лет, версия Verilog была наконец опубликована в качестве открытого стандарта. К этому времени VHDL уже оставил свой след.

Я повторю другие ответы, сказав, что VHDL далеко не мертв. Это один из двух языков, из которых вы можете выбрать проектирование ПЛИС. Как указано в других ответах, Verilog - ваш единственный выбор. Таким образом, я работал только в тех местах, где используется VHDL (кажется, региональный, какой язык будет использоваться). Если вам нужны инструменты для разработки, я бы предложил вам приобрести Xilinx XST или Altera Quartus.

Если вы хотите получить точную оценку того, жив ли VHDL, попробуйте поискать VHDL на некоторых сайтах поиска работы, таких как dice.com, monster.com или действительно.com. Вы найдете немного больше ниши, чем стандартное программирование на C / C ++, но очень желательно.

Я использовал VHDL в Intel и Qualcomm, а также в различных компаниях оборонной промышленности и в стартапах.

Чипы Qualcomm MSM, которые поставляются в сотовые телефоны, написаны на VHDL. Я согласен с другими постерами, что он, кажется, региональный.

Электротехника - это обширная область, и вам может не понадобиться Vhdl, например, если вы решите специализироваться в РФ. Но если вы собираетесь заниматься разработкой цифрового оборудования и / или Fpga, вам понадобится VHDL или Verilog, а также несколько других языков сценариев, таких как TCL, Perl, Python и Matlab. Нет необходимости беспокоиться о выборе между VHDL и Verilog. Это просто язык для выражения вашего дизайна. Основы цифрового дизайна остаются прежними.

Как уже говорили другие, VHDL и Verilog используются для описания дизайна цифрового оборудования. Затем код обрабатывается инструментом «синтеза», который генерирует логику, которая должна достигать описанного нами аппаратного обеспечения, что в основном приводит к созданию списка соединений.

VHDL более популярен в Европе, а Verilog более популярен в США. Однако лучше всего выучить их обоих. В данной работе вы в основном будете использовать только одну из них. Однако, возможно, придется читать код в любом.

Я был инженером в течение нескольких лет и видел VHDL, используемый во всех случаях. Я из Великобритании.

Основным предметом спора является то, что с годами проекты стали настолько сложными, что нам нужен новый подход к проверке дизайна. Здесь мы используем симуляцию, чтобы доказать, что наш дизайн работает как задумано. Это самая важная стадия цикла проектирования и та, на которой тратится больше всего времени.

Много лет назад был создан язык SystemVerilog для добавления мощных функций в Verilog, которые затем можно использовать для улучшения возможностей проверки проекта. SystemVerilog содержит в себе Verilog и многое другое. SystemVerilog - это HVL, т.е. язык проверки аппаратного обеспечения, тогда как Verilog и VHDL - это HDL, то есть язык описания оборудования. Это заставило VHDL выглядеть слабее, чем Verilog, поскольку, если кто-то хочет использовать один язык и программное обеспечение для написания сложных проектов и проверки их, используя сложные методы, такие как генерация ограниченных случайных стимулов и тестовые стенды на основе утверждений, им придется выбрать SystemVerilog и отказаться от VHDL. Однако недавно была создана методология OSVVM, которая использует преимущества VHDL-2008 для достижения тех же функций, что и в SystemVerilog, но в VHDL.

В это время вы могли бы учиться и быть в безопасности.

Я должен сказать, что VHDL умирает. причины:

1. vhdl2008 еще не полностью поддерживается EDA. Сейчас 2018
2. Библиотеки просто в порядке. Но если вы хотите модные функции, это слишком сложно. Например, ieee_proposedв Интернете слишком много вопросов . Файл IO сумасшедший.
3. Мне нравится строгий стиль, но он не должен быть неудобным или избыточным. v2008 делает его лучше, но пока еще не полностью поддерживается EDA. Итак, я все еще использую v93.
4. Проверка доменов SystemVerilog.

Я знаю, что есть некоторые компании, которые ставят SV на более высокий приоритет, чем VHDL, в отношении дизайна RTL. Так что для новичка просто выучите SV.

VHDL - это язык дьявола. Вся коммерческая промышленность и военное ведомство западного побережья используют Verilog. Только старые военные компании динозавров на восточном побережье (например, BAE) используют VHDL. При использовании Verilog verse VHDL это примерно на 50% меньше. Теперь вы начинаете видеть, как военные фирмы восточного побережья окончательно рушатся и принимают Verilog. Вы когда-нибудь слышали о System VHDL, нет? VHDL в конечном итоге уйдет на второй план, как язык программирования Ada.